PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06067846 A

(43) Date of publication of application: 11 . 03 . 94

(51) Int. CI

G06F 7/24 G06F 12/00

(21) Application number: 04240100

(22) Date of filing: 18 . 08 . 92

(71) Applicant:

HITACHI LTD HITACHI VLSI ENG

CORP

(72) Inventor:

OOKUBO CHIKAO KIKUCHI TAKASHI


(54) SEMICONDUCTOR MEMORY

(57) Abstract:

PURPOSE: To shorten time required for the sorting processing of a computer or the like having a bubble sorting function and to improve its sorting capacity.

CONSTITUTION: A random access memory, i.e., a memory DSFM with a sorting function, prepared as a memory for storing sorting data is provided with a data comparator(DC) for mutually comparing the volume of sorting data read out from two adjacent addresses and stored in respective data registers DA, DB and a data selector DS for selectively substituting these sorting data in accordance with the compared result. Consequently bus access frequency necessary for the reading/comparing/substituting processing of two sorting data is reduced, the occupied time of a central proce5sing time(CPU) and a system bus is shortened, the sorting processing time of the computer is shortened, and its processing capacity can be improved.

COPYRIGHT: (C)1994,JPO&Japio



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平6-67846

(43)公開日 平成6年(1994)3月11日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

G 0 6 F 7/24

12/00

9188-5B

561

9366-5B

審査請求 未請求 請求項の数6(全17頁)

(21)出願番号

特顯平4-240100

(22)出願日

平成 4年(1992) 8月18日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233468

日立超エル・エス・アイ・エンジニアリン

グ株式会社

東京都小平市上水本町5丁目20番1号

(72)発明者 大久保 京夫

東京都小平市上水本町 5 丁目20番 1 号 日

立超エル・エス・アイ・エンジニアリング

株式会社内

(74)代理人 弁理士 徳若 光政

最終頁に続く


(54)【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 バブルソート処理に適した新しい機能を有する半導体記憶装置を実現する。これにより、バブルソート機能を有するコンピュータ等のソート処理に要する時間を短縮し、その処理能力を高める。

【構成】 ソートデータを格納するためのメモリとして設けられるランダムアクセスメモリつまりソート機能付メモリDSFMに、隣接する二つのアドレスから読み出されデータレジスタDA及びDBによって保持されるソートデータの大きさを比較するデータ比較回路DCと、その比較結果に従ってこれらのソートデータを選択的に入れ換えるデータセレクタDSとを設ける。これにより、二つのソートデータの読み出し・比較・入れ換え処理のために必要なパスアクセス回数を削減し、中央処理装置及びシステムバスの専有時間を短縮して、コンピュータのソート処理時間を短縮し、その処理能力を高めることができる。

^{図2} ソート機能付メモリブロック図 (実施例1)



【特許請求の範囲】

【請求項1】 第1及び第2のアドレスからそれぞれ読 み出される第1及び第2の記憶データの大きさを比較 し、その結果に従って選択的にこれらを入れ換えうると とを特徴とする半導体記憶装置。

【請求項2】 上記半導体記憶装置は、上記第1の記憶 データが上記第2の記憶データより大きいとき、上記第 1の記憶データを上記第2のアドレスにまた上記第2の 記憶データを上記第1のアドレスにそれぞれ格納するも のであることを特徴とする請求項1の半導体記憶装置。 【請求項3】 上記半導体記憶装置は、上記第1及び第 2の記憶データをそれぞれ保持する第1及び第2のデー タレジスタを備えるものであって、上記第1の記憶デー タが上記第2の記憶データより大きいとき、上記第2の 記憶データを上記第1のアドレスにまた上記第1の記憶 データを上記第2のデータレジスタにそれぞれ格納する ものであることを特徴とする請求項1の半導体記憶装 置。

【請求項4】 上記記憶データは、m×nビットからな るものであり、上記半導体記憶装置は、上記記憶データ 20 のnビットごとに対応して設けられるn個からなるもの であって、上記血個の半導体記憶装置のそれぞれは、そ の内部における上記第1及び第2の記憶データの対応す るnビットの比較結果と上位ビットの記憶データを受け る他の半導体記憶装置における上記第1及び第2の記憶 データの他のnビットの比較結果とに従って選択的に上 記第1及び第2の記憶データの対応するn ビットを入れ 換えるものであることを特徴とする請求項1,請求項2 又は請求項3の半導体記憶装置。

続するアドレスであって、上記半導体記憶装置は、奇数 アドレスに対応して設けられる第1のメモリアレイと、 偶数アドレスに対応して設けられかつ上記第1のメモリ アレイと同時アクセスされる第2のメモリアレイとを具 備するものであることを特徴とする請求項 1. 請求項 2, 請求項3又は請求項4の半導体記憶装置。

【請求項6】 上記半導体記憶装置は、上記第1及び第 2のアドレスを順次生成するアドレスレジスタカウンタ を具備するものであり、指定される複数のアドレスに格 納される複数の記憶データの大きさを順次二つずつ比較 40 して選択的に入れ換え、大きさ順に並び換えうるもので あることを特徴とする請求項1, 請求項2, 請求項3, 請求項4又は請求項5の半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は半導体記憶装置に関 し、例えば、バブルソート機能を有するコンピュータに ソートデータを格納するためのメモリとして設けられる ランダムアクセスメモリ等に利用して特に有効な技術に 関するものである。

[0002]

【従来の技術】隣接するアドレスに格納される二つの記 億データを順次読み出しその大きさを比較して選択的に 入れ換えることで、指定されるアドレス領域に格納され る複数の記憶データを大きさ順に並び換えるいわゆるバ ブルソート方式があり、このようなバブルソート機能を 有するコンピュータがある。

2

【0003】バブルソート方式については、例えば、1 990年10月31日、森北出版株式会社発行の『電気 10 工学入門シリーズ 15 アルゴリズムとデータ構造」 第61頁~第64頁等に記載されている。

[0004]

【発明が解決しようとする課題】バブルソート機能を有 する従来のコンピュータにおいて、ソート処理を受ける データは、例えば予めメインメモリの所定のアドレス領 域に格納され、システムバスを介して順次二つずつ中央 処理装置に読み出される。中央処理装置は、これらのソ ートデータの大きさを比較し、その結果に従って選択的 に入れ換えた後、システムバスを介してメインメモリに 再書き込みする。つまり、バブルソート機能を有する従 来のコンピュータでは、ソートデータの読み出し・比較 ・入れ換え及び再書き込みがすべてソフトウェアの指示 に従って実行され、これらの処理ステップのそれぞれに おいて中央処理装置及びシステムバスが専有される。と のため、ソート処理に要する時間が、バスサイクルによ る制約を受けて長くなるとともに、ソート処理が行われ る間、中央処理装置は他の処理に移行できず、相応して コンピュータの処理能力が低下する。

【0005】この発明の目的は、バブルソート方式等の 【請求項5】 上記第1及び第2のアドレスは、常に連 30 ソート処理に適した新しい機能を有するランダムアクセ スメモリ等の半導体記憶装置を提供することにある。こ の発明の他の目的は、バブルソート機能を有するコンピ ュータ等のソート処理に要する時間を短縮し、その処理 能力を髙めることにある。

> 【0006】との発明の前記ならびにその他の目的と新 規な特徴は、この明細書の記述及び添付図面から明らか になるであろう。

[0007]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、次 の通りである。すなわち、バブルソート機能を有するコ ンピュータ等にソートデータを格納するためのメモリと して設けられるランダムアクセスメモリ等に、隣接する アドレスから読み出される二つの記憶データの大きさを 比較し、その結果に従って選択的にこれらを入れ換える 機能を持たせる。また、このランダムアクセスメモリ等 に、アドレスを自律的に生成するアドレスレジスタカウ ンタを設け、指定されるアドレス領域に格納される複数 の記憶データの大きさを順次二つずつ比較し選択的に入 50 れ換えて、大きさ順に並び換える機能を持たせる。

[0008]

【作用】上記手段によれば、二つのソートデータが格納 されるアドレスを指定し、あるいは一連のソートデータ が格納されるアドレス領域を指定するだけで、バブルソ ート方式によるソート処理をハードウェア的に実行する ことができる。これにより、バブルソート処理にともな うコンピュータのバスアクセス回数を削減し、中央処理 装置及びシステムバスの専有時間を短縮することができ る。この結果、バブルソート機能を有するコンピュータ 等のソート処理に要する時間を短縮できるとともに、そ 10 の処理能力を高めることができる。

[0009]

【実施例】図1には、この発明が適用されたランダムア クセスメモリつまりソート機能付メモリを含むコンピュ ータの一実施例のシステム構成図が示されている。同図 をもとに、まずこの実施例のソート機能付メモリを含む コンピュータの構成及び動作の概要について説明する。 【0010】図1において、この実施例のコンピュータ は、特に制限されないが、いわゆるストアドプログラム 方式の中央処理装置CPUと、アドレスバスABUS及 20 びデータバスDBUSならびにコントロールバスCBU Sを介して上記中央処理装置CPUに結合されるメイン メモリMM及びソート機能付メモリDSFMならびに図 示されない入出力装置IOEとを備える。

【0011】とこで、中央処理装置CPUは、メインメ モリMM又は図示されないリードオンリーメモリに格納 されるプログラムに従ってステップ制御され、所定の演 算処理を実行するとともに、コンピュータの各部を制御 ・統括する。この実施例において、中央処理装置CPU において、中央処理装置CPUは、まずソート処理の対 象となる複数のソートデータをメインメモリMMからソ ート機能付メモリDSFMに転送した後、ソート機能付 メモリDSFMに対してこれらのソートデータの中から 二つを順次読み出しその大きさを比較するための指示を 与える。

【0012】一方、メインメモリMMは、特に制限され ないが、例えば比較的大きな記憶容量を有するスタティ ック型RAM(ランダムアクセスメモリ)からなり、中 央処理装置CPUのステップ制御に必要なプログラムや 40 演算データならびにその演算結果等を一時的に格納す る。また、ソート機能付メモリDSFMは、例えば比較 的小さな記憶容量のスタティック型RAMを基本に構成 され、中央処理装置CPUによるソート処理の対象とな る複数のソートデータを保持する。この実施例におい て、ソート機能付メモリDSFMは、後述するように、 中央処理装置CPUの指示に従って隣接するアドレスに 格納された二つのソートデータを順次読み出しその大き さを比較して、選択的に入れ換える機能を備える。

ソート機能付メモリDSFMの一実施例のブロック図が 示され、図3には、そのソート処理の一実施例の処理フ ロー図が示されている。また、図4には、図1のコンピ ュータの一実施例のアドレス割付図が示され、図5に は、そのソート処理の一実施例のタイムチャートが示さ れている。これらの図をもとに、この実施例のソート機 能付メモリの構成及びソート処理の概要ならびにその特 徴について説明する。なお、図2の各ブロックを構成す る回路素子は、公知の半導体集積回路の製造技術によ り、単結晶シリコンのような1個の半導体基板上に形成 される。

4

【0014】図2において、この実施例のソート機能付 メモリDSFMは、その半導体基板面の大半を占めて配 置されるメモリアレイMARYをその基本構成とする。 このメモリアレイMARYは、i+1ビットのアドレス 信号A0~Aiのうち所定のkビットによって択一的に 指定される2のk乗のアドレス空間を備え、対応するア ドレスが択一的に指定されることでそれぞれ選択的に選 択状態とされるj+1個、つまり合計20k乗 \times (j+1) 個のメモリセルを備える。

【0015】ソート機能付メモリDSFMには、アドレ スパスABUSからアドレスバッファBAを介してi+ 1ビットのアドレス信号A0~Aiが供給され、データ バスDBUSからデータバッファBDを介して j + 1 ビ ットのデータが入力される。また、コントロールバスC BUSを介して、起動制御信号となるアドレスストロー ブ信号ASB及びリードライト信号R/WBが供給され る。このうち、アドレス信号AO~Aiの所定のkビッ トは、前述のように、メモリアレイMARYのアドレス は、バブルソート機能を有する。このバブルソート処理 30 空間を択一的に指定するための選択信号としてアドレス セレクタASの第1の入力端子に供給され、他の所定ビ ットは、ソート機能付メモリDSFMの動作モードを設 定するための選択信号としてメモリ制御回路MCに供給 される。また、データバッファBDを介して入力される j+1ピットのデータは、アドレスレジスタAA及びA Bに供給されるとともに、直接データセレクタDSの第 1の入力端子に供給される。起動制御信号となるアドレ スストローブ信号ASB及びリードライト信号R/WB は、メモリ制御回路MCに供給される。なお、データバ スDBUSには、後述するように、ソート機能付メモリ DSFMがソートデータライトモードとされるとき、j +1ビットの入力データ I D O ~ I D j が入力される が、ソート機能付メモリDSFMがアドレスレジスタA Aライトモード又はアドレスレジスタABライトモード とされるときには、ソート処理を受ける二つのソートデ ータのアドレスが入力される。

【0016】アドレスレジスタAAは、ソート機能付メ モリDSFMがアドレスレジスタAAライトモードとさ れ内部制御信号WAAがハイレベルとされるとき、デー 【0013】図2には、図1のコンピュータに含まれる 50 タバッファBDを介して入力される一方のソートデータ つまり第1の記憶データのアドレスつまり第1のアドレ スを取り込み・保持する。また、アドレスレジスタAB は、ソート機能付メモリDSFMがアドレスレジスタA Bライトモードとされ内部制御信号WABがハイレベル とされるとき、データバッファBDを介して入力される 他方のソートデータつまり第2の記憶データのアドレス つまり第2のアドレスを取り込み・保持する。 これらの アドレスレジスタAA及びABによって保持される第1 及び第2のアドレスは、アドレスセレクタASの第2及 び第3の入力端子にそれぞれ供給される。

【0017】アドレスセレクタASは、ソート機能付メ モリDSFMがソートデータリードモード又はソートデ ータライトモードとされ内部制御信号DRWがハイレベ ルとされるとき、アドレスバッファBAを介して入力さ れるアドレス信号A0~Aiの所定のkビットを選択し て、アドレスデコーダADに伝達する。また、ソート機 能付メモリDSFMがアドレスレジスタAAライトモー ド又はアドレスレジスタABライトモードとされ内部制 御信号DRWがロウレベルとされるとき、内部制御信号 ASABがロウレベルとされることを条件にアドレスレ ジスタAAによって保持される第1のアドレスを、また 内部制御信号ASABがハイレベルであることを条件に アドレスレジスタABによって保持される第2のアドレ スをそれぞれ選択して、アドレスデコーダA Dに伝達す る。アドレスデコーダADは、アドレスセレクタASを 介して選択的に供給されるkビットのアドレス信号をデ コードして、メモリアレイMARYの対応する j + 1 個 のメモリセルを選択的にデータリードライト回路DRW Cに接続する。

【0018】データリードライト回路DRWCには、デ 30 ータセレクタDSを介して j + l ビットの書き込みデー タWD0~WDjが供給され、その読み出しデータRD O~R D j は、データバッファ B Dに供給されるととも に、データレジスタDA (第1のデータレジスタ) 及び DB (第2のデータレジスタ) に供給される。データレ ジスタDAは、ソート機能付メモリDSFMがアドレス レジスタAAライトモードとされ内部制御信号WDAが ハイレベルとされるとき、メモリアレイMARYの選択 された j + 1個のメモリセルからデータリードライト回 路DRWCを介して出力される読み出しデータRDO~ 40 RDjを取り込み、保持する。同様に、データレジスタ DBは、ソート機能付メモリDSFMがアドレスレジス タABライトモードとされ内部制御信号WDBがハイレ ベルとされるとき、メモリアレイMARYの選択された j+1個のメモリセルからデータリードライト回路DR WCを介して出力される読み出しデータRDO~RDj を取り込み、保持する。データレジスタDA及びDBの 出力信号は、データセレクタDSの第2及び第3の入力 端子にそれぞれ供給されるとともに、データ比較回路D Cの第1及び第2の入力端子にそれぞれ供給される。

【0019】データセレクタDSは、ソート機能付メモ リDSFMがソートデータライトモードとされ内部制御 信号DRWがハイレベルされるとき、データバッファB Dを介して入力される入力データ I D O ~ I D j を選択 し、書き込みデータWDO~WDjとしてデータリード ライト回路DRWCに伝達する。また、後述するよう に、ソート機能付メモリDSFMがアドレスレジスタA Bライトモードとされ内部制御信号DRWがロウレベル とされるとき、内部制御信号DSABがロウレベルであ ることを条件にデータレジスタDAによって保持される 一方のソートデータを、またハイレベルであることを条 件にデータレジスタDBによって保持される他方のソー

6

【0020】一方、データ比較回路DCは、データレジ スタDA及びDBによって保持される二つのソートデー タの大きさを比較し、データレジスタDAによって保持 されるソートデータ(DA)(ととで、例えばデータレ ジスタDAによって保持されるデータ等については、

トデータをそれぞれ選択し、書き込みデータWDO~W

Djとしてデータリードライト回路DRWCに伝達す

(DA) のように、それを保持するデータレジスタDA 等の名称に括弧を付して表す。したがって、データの格 納アドレスが例えばアドレスレジスタAAの保持内容に よって指定される場合には、((AA))のように二重 の括弧を付して表す。以下同様) がデータレジスタDB によって保持されるソートデータ (DB) よりも大きい ことを条件に、その出力信号DCOを選択的にハイレベ ルとする。データ比較回路DCの出力信号DCOは、メ モリ制御回路MCに供給され、これをもとにソートデー タの入れ換え制御のための上記内部制御信号DSABが 選択的にハイレベルとされる。

【0021】メモリ制御回路MCは、アドレス信号A0 ~Aiとアドレスストローブ信号ASB及びリードライ ト信号R/WBならびにデータ比較回路DCの出力信号 DCOとをもとに、上記各種の内部制御信号を選択的に 形成し、ソート機能付メモリDSFMの各部に供給す

【0022】ところで、アドレス信号A0~Aiによっ て指定されるアドレスパスABUSのアドレス空間は、 図4に示されるように、先頭アドレスAfからアドレス AsまでがメインメモリMMのアドレス領域として割り 付けられ、アドレスA vからアドレスA yまでがソート 機能付メモリDSFMのアドレス領域として、アドレス Azから最終アドレスAeまでが入出力装置IOEのア ドレス領域としてそれぞれ割り付けられる。さらに、ソ ート機能付メモリDSFMに割り付けられるアドレス領 域は、アドレスAvからアドレスAwまでがソート処理 の対象となるデータを格納するためのソートデータ領域 SDATとして割り付けられ、アドレスAx及びAy

50 は、ソート機能付メモリDSFMにより比較される二つ

のソートデータのアドレスを格納するためのアドレスレ ジスタAA及びABに割り付けられる。ソート機能付メ モリDSFMのメモリ制御回路MCは、アドレス信号A 0~Aiをモニタすることによりパスサイクルごとにど のアドレス領域が指定されたかを判定し、ソート機能付 メモリDSFMの動作モードを決定する。

【0023】すなわち、メモリ制御回路MCは、アドレ ス信号AO~Aiの所定ビットによってソートデータ領 域SDATが指定されるとき、内部制御信号DRWをハ ドをソートデータライトモードMSDW又はソートデー タリードモードMSDRとする。ソート機能付メモリD SFMは、図3に示されるように、ソートデータライト モードMSDWとされるとき、データバスDBUSを介 して入力されるソートデータ (DBUS) をアドレスバ スABUSを介して指定されるアドレス(ABUS)に 直接書き込む。また、ソートデータリードモードMSD Rとされるとき、アドレスバスABUSを介して指定さ れるアドレス (ABUS) に格納されるソートデータ に送出する。

【0024】一方、メモリ制御回路MCは、アドレス信 号AO~Aiの所定ピットによってアドレスレジスタA A又はABが指定されるとき、上記内部制御信号DRW をロウレベルとするとともに、内部制御信号WAA又は WABを選択的にハイレベルとし、ソート機能付メモリ DSFMの動作モードをアドレスレジスタAAライトモ ードMCWA又はアドレスレジスタABライトモードM CWBとする。ソート機能付メモリDSFMは、図3に 示されるように、アドレスレジスタAAライトモードM CWAが指定されるとき、データバスDBUSを介して 入力されるアドレス(DBUS)をアドレスレジスタA Aに書き込むとともに、アドレスレジスタAAによって 指定されるアドレスから対応するソートデータ((A A))を読み出し、データレジスタDAに書き込む。ま た、アドレスレジスタABライトモードMCWBが指定 されるとき、データバスDBUSを介して入力されるア ドレス (DBUS) をアドレズレジスタABに書き込む とともに、アドレスレジスタABによって指定されるア ドレスから対応するソートデータ((AB))を読み出 し、データレジスタDBに書き込む。そして、引き続 き、データレジスタDA及びDBによって保持される二 つのソートデータの大きさを比較し、その結果に従って 選択的にこれらのソートデータの入れ換えを行う。

【0025】すなわち、データレジスタDAによって保 持されるソートデータ(DA)がデータレジスタDBに よって保持されるソートデータ(DB)より小さくある いは両者が等しい場合、ソート機能付メモリDSFM は、メモリアレイMARYに対する書き込み動作を実行 せず、結果的にこれらのデータを入れ換えない。一方、

データレジスタDAによって保持されるソートデータ (DA) がデータレジスタDBによって保持されるソー トデータ(DB)より大きい場合、ソート機能付メモリ DSFMは、大きい方のソートデータ (DA) を反対側 のアドレス (AB) に書き込み、小さい方のソートデー タ(DB)を反対側のアドレス(AA)に書き込んで、 これらのデータの入れ換えを行う。しかるに、ソート機 能付メモリDSFMによる実質的なソート処理を受けた 二つのソートデータは、その大きい方が言わば老番側の イレベルとし、ソート機能付メモリDSFMの動作モー 10 アドレスに順次移動され、これらのソート処理が繰り返 されることで、一連のソートデータが大きい順に並び換

8

【0026】ととろで、以上のバブルソート処理を中央 処理装置CPU側から見た場合、二つのソートデータに 対するl回のソート処理は、図5(a)に示されるよう に、コマンドフェッチサイクルCFA1の結果としてソ ート機能付メモリDSFMに対するアドレスレジスタA AライトモードMCWAを実行し、次にコマンドフェッ チサイクルCFA2の結果としてソート機能付メモリD ((ABUS))を直接読み出し、データバスDBUS 20 SFMに対するアドレスレジスタABライトモードMC WBを実行することにより、わずか4回のバスアクセス で終了する。このことは、図5(b)に示されるよう に、従来のコンピュータでのソフトウェアを中心とした ソート処理が、コマンドフェッチサイクルCFB1の結 果として一方のソートデータを読み出すメモリリードモ ードMRAと、コマンドフェッチサイクルCFB2の結 果として他方のソートデータを読み出すメモリリードモ ードMRAと、コマンドフェッチサイクルCFB3の結 果として二つのソートデータの大きさを比較するデータ 30 比較モードDCMPと、コマンドフェッチサイクルCF B4の結果として小さい方のソートデータをアドレスA Aに書き込むメモリライトモードMWAと、コマンドフ ェッチサイクルCFB5の結果として大きい方のソート データをアドレスABに書き込むメモリライトモードM WBとからなり、合計10回のバスアクセスを必要とす ることに比較すれば、大幅なバスサイクル数の削減とな り、相応して中央処理装置及びシステムバスの専有時間 を短縮できるものとなる。この結果、バブルソート機能 を有するコンピュータ等のソート処理に要する時間を短 縮できるとともに、その処理能力を髙めることができる ものである。

> 【0027】図6には、この発明が適用されたソート機 能付メモリの第2の実施例のブロック図が示されてい る。なお、この実施例のソート機能付メモリDSFMを **構成する4個のソート機能付メモリDSFM1~DSF** M4のそれぞれは、前記図2ないし図5のソート機能付 メモリDSFMを基本的に踏襲するものであるため、と れと異なる部分についてのみ説明を追加する。

【0028】図6において、この実施例のソート機能付 50 メモリDSFMは、特に制限されないが、m個つまり4

個のソート機能付メモリDSFM1~DSFM4からな る。 これらのソート機能付メモリDSFM1~DSFM 4には、アドレスバスABUSを介してi+1ビットの アドレス信号AO~Aiが共通に供給され、コントロー ルバスCBUSを介して起動制御信号となるアドレスス トローブ信号ASB及びリードライト信号R/WBが共 通に供給される。ソート機能付メモリDSFM1には、 さらに、データバスDBUSを介してnビットつまり8 ピットのデータD0~D7が供給される。同様に、ソー ト機能付メモリDSFM2には、データバスDBUSを 10 介して8ビットのデータD8~D15が供給され、ソー ト機能付メモリDSFM3及びDSFM4には、それぞ れ8ビットのデータD16~D23ならびにD24~D 31が供給される。つまり、この実施例のコンピュータ では、データバスDBUSがm×nつまり32ピット構 成とされるとともに、ソート機能付メモリDSFMを構 成するm個つまり4個のソート機能付メモリDSFM1 ~DSFM4がそれぞれnビットつまり8ビット構成と され、データバスDBUSの対応する8ピットに結合さ れるものとされる。

【0029】ソート機能付メモリDSFM1は、対応す る8ビットのソートデータに関して前記図2ないし図5 のソート機能付メモリと同様なソートデータの読み出し ・比較動作を行う。この結果、そのデータレジスタDA に保持されるソートデータ(DA)がそのデータレジス タDBに保持されるソートデータ (DB) より大きいと き、その第1の入れ換え制御出力信号CA1outをハ イレベルとし、小さいときロウレベルとする。また、ソ ートデータ(DA)及び(DB)が同一値であってこれ らのソートデータの入れ換えをソート機能付メモリDS FM1だけでは決定できないとき、その第2の入れ換え 制御出力信号CBloutをハイレベルとする。ソート 機能付メモリDSFM1の入れ換え制御出力信号CA1 out及びCBloutは、入れ換え制御入力信号CA 2in及びCB2inとして次段のソート機能付メモリ DSFM2に供給される。とれらの結果、ソート機能付 メモリDSFM1から出力される第1の入れ換え制御出 力信号CA1outは、第2の入れ換え制御出力信号C Bloutがロウレベルである限りにおいて、後段のソ ート機能付メモリDSFM2~DSFM4に対する絶対 的な入れ換え指示信号とされ、第2の入れ換え制御出力 信号CB1outがハイレベルとされるときには、その 論理レベルの如何にかかわらず無効とされる。その第1 の入れ換え制御出力信号CA1outがハイレベルとさ れ第2の入れ換え制御出力信号CBloutがロウレベ ルとされるとき、ソート機能付メモリDSFM1は、対 応するソートデータ(DA)及び(DB)の入れ換え処 理を実行する。

【0030】次に、ソート機能付メモリDSFM2は、

2の入れ換え制御出力信号CBloutすなわち第2の 入れ換え制御入力信号CB2inがロウレベルとされる とき、このソート機能付メモリDSFM1から出力され る第1の入れ換え制御出力信号CA1ou t すなわち第 1の入れ換え制御入力信号CA2inを第1の入れ換え 制御出力信号CA2outすなわち第1の入れ換え制御 入力信号CA3inとして次段のソート機能付メモリD SFM2にそのまま伝達する。また、第2の入れ換え制 御入力信号CB2inがハイレベルとされるときには、 そのデータレジスタDAに保持されるソートデータ(D A) がそのデータレジスタDBに保持されるソートデー タ(DB)より大きいことを条件に、選択的にその第1 の入れ換え制御出力信号 CA2outをハイレベルと し、ソートデータ(DA)及び(DB)が同一値であっ てこれらのソートデータの入れ換えをソート機能付メモ リDSFM2だけでは決定できない場合には、その第2 の入れ換え制御出力信号CB2outをハイレベルとす る。ソート機能付メモリDSFM2の入れ換え制御出力 信号CA2out及びCB2outは、入れ換え制御入 20 力信号CA3in及びCB3inとして次段のソート機 能付メモリDSFM3に供給される。その第1の入れ換 え制御出力信号CA2outがハイレベルとされ第2の 入れ換え制御出力信号CB2outがロウレベルとされ るとき、ソート機能付メモリDSFM2は、対応するソ ートデータ(DA)及び(DB)の入れ換え処理を実行 する。

10

【0031】同様に、ソート機能付メモリDSFM3 は、前段のソート機能付メモリDSFM2から出力され る第2の入れ換え制御出力信号CB2out すなわち第 2の入れ換え制御入力信号CB3inがロウレベルとさ れるとき、このソート機能付メモリDSFM2から出力 される第1の入れ換え制御出力信号CA2out すなわ ち第1の入れ換え制御入力信号CA3 inを第1の入れ 換え制御出力信号CA3outすなわち第1の入れ換え 制御入力信号CA3inとして次段のソート機能付メモ リDSFM3にそのまま伝達する。また、第2の入れ換 え制御入力信号 СВЗі пがハイレベルとされるときに は、そのデータレジスタDAに保持されるソートデータ (DA) がそのデータレジスタDBに保持されるソート データ(DB)より大きいことを条件に、選択的にその 第1の入れ換え制御出力信号СA3οutをハイレベル とし、ソートデータ(DA)及び(DB)が同一値であ ってこれらのソートデータの入れ換えをソート機能付メ モリDSFM3だけでは決定できない場合には、その第 2の入れ換え制御出力信号CB3outをハイレベルと する。ソート機能付メモリDSFM3の入れ換え制御出 力信号CA3out及びCB3outは、入れ換え制御 入力信号CA4in及びCB4inとして次段のソート 機能付メモリDSFM4に供給される。その第1の入れ 前段のソート機能付メモリDSFM1から出力される第 50 換え制御出力信号CA3outがハイレベルとされ第2

の入れ換え制御出力信号CB3 outがロウレベルとさ れるとき、ソート機能付メモリDSFM3は、対応する ソートデータ(DA)及び(DB)の入れ換え処理を実

【0032】ソート機能付メモリDSFM4は、前段の ソート機能付メモリDSFM3から出力される第2の入 れ換え制御出力信号CB3out すなわち第2の入れ換 え制御入力信号CB4inがロウレベルとされるとき、 とのソート機能付メモリDSFM3から出力される第1 の入れ換え制御出力信号CA3outすなわち第1の入 10 れ換え制御入力信号CA4inに従って、選択的に対応 するソートデータ(DA)及び(DB)の入れ換え処理 を実行する。また、前段のソート機能付メモリDSFM 3から出力される第2の入れ換え制御出力信号CB3 o u t すなわち第2の入れ換え制御入力信号CB4inが ハイレベルとされるときには、そのデータレジスタDA に保持されるソートデータ(DA)がそのデータレジス タDBに保持されるソートデータ (DB) より大きいこ とを条件に、選択的に対応するソートデータ(DA)及 び(DB)の入れ換え処理を実行する。

【0033】とのように、との実施例のソート機能付メ モリDSFMでは、これを構成する4個のソート機能付 メモリDSFM1~DSFM4がともに8ビット構成と されかつデータバスDBUSが32ビット構成とされる が、上位ビットに対応するソート機能付メモリによるソ ートデータの比較結果となる入れ換え制御信号が下位ビ ットに対応するソート機能付メモリに順次伝達されると とでいわゆるチェーン結合され、問題なくソートデータ の入れ換え処理が実行される。

能付メモリの第3の実施例のブロック図が示されてい る。なお、この実施例のソート機能付メモリDSFM は、前記図2ないし図5のソート機能付メモリDSFM を基本的に踏襲するものであるため、これと異なる部分 についてのみ説明を追加する。

【0035】図7において、この実施例のソート機能付 メモリDSFMは、奇数アドレスに対応して設けられる メモリアレイMARYA (第1のメモリアレイ)と、偶 数アドレスに対応して設けられるもう一つのメモリアレ イMARYB (第2のメモリアレイ) とを備え、さらに 40 これらのメモリアレイに対応して設けられるアドレスセ レクタASA及びASBと、アドレスデコーダADA及 びADBならびにデータリードライト回路DRWCA及 びDRWCBを備える。とのうち、アドレスセレクタA SAの一方の入力端子には、アドレスバスABUSから アドレスバッファBAを介して所定のアドレス信号が供 給され、その他方の入力端子には、アドレスレジスタA Aの出力信号が供給される。同様に、アドレスセレクタ ASBの一方の入力端子には、アドレスバスABUSか

供給され、その他方の入力端子には、アドレスレジスタ ABの出力信号が供給される。

12

【0036】一方、データリードライト回路DRWCA には、データセレクタDSを介して所定の書き込みデー タが供給され、その出力信号すなわち読み出しデータ は、データバッファBDに供給されるとともに、対応す るデータレジスタDAに供給される。データレジスタD Aの出力信号は、データ比較回路 DCの一方の入力端子 に供給されるとともに、データセレクタDSの第1の入 力端子に供給される。同様に、データリードライト回路 DRWCBには、データセレクタDSを介して所定の書 き込みデータが供給され、その出力信号すなわち読み出 しデータは、データバッファBDに供給されるととも に、対応するデータレジスタDBに供給される。データ レジスタDBの出力信号は、データ比較回路DCの他方 の入力端子に供給されるとともに、データセレクタDS の第3の入力端子に供給される。データセレクタDSの 第2の入力端子には、データバスDBUSからデータバ ッファBDを介して所定の入力データが供給される。

【0037】この実施例において、アドレスデコーダA DA及びADBならびにデータリードライト回路DRW CA及びDRWCBを含むメモリアレイMARYA及び MARYBは、常に同時に動作状態とされ、指定された 奇数アドレス又は偶数アドレスのメモリセルをそれぞれ 択一的に選択状態とする。周知のように、バブルソート 方式によるソート処理において指定される二つのアドレ スは常に隣接するアドレスであって、その一方が奇数ア ドレスとされるときその他方は必ず偶数アドレスとされ る。しかるに、この実施例のソート機能付メモリDSF 【0034】図7には、この発明が適用されたソート機 30 Mでは、奇数アドレスに対応するメモリアレイMARY Aと偶数アドレスに対応するメモリアレイMARYBと を設け、これらを常に同時に動作状態とすることで、比 較処理の対象となる二つのソートデータを同時に読み出 すことができ、これによってソート処理のさらなる高速 化を図るととがでものである。

> 【0038】図8には、この発明が適用されたソート機 能付メモリDSFMの第4の実施例のブロック図が示さ れ、図9には、そのソート処理の一実施例の処理フロー 図が示されている。なお、この実施例のソート機能付メ モリDSFMは、前記図1ないし図5のソート機能付メ モリDSFMを基本的に踏襲するものであるため、これ と異なる部分についてのみ説明を追加する。

【0039】図8において、この実施例のソート機能付 メモリDSFMは、2個のアドレスレジスタカウンタC A及びCBと、1個のソート開始アドレスレジスタFA とを備える。また、アドレスレジスタカウンタCAに対 応して設けられるマイナス1回路-1と、アドレスレジ スタカウンタCBに対応して設けられるプラス1回路+ 1とを備え、さらにその第1ないし第3の入力端子にア らアドレスパッファBAを介して所定のアドレス信号が 50 ドレスレジスタカウンタCA及びCBならびにソート開

データ((CB))が読み出され、データレジスタDA に格納される。また、アドレスレジスタカウンタCBの 出力信号を受けるプラス1回路+1によって指定される アドレス(CB)+1からソートデータ ((CB) + 1) が読み出され、データレジスタDBに格納される。 これらのソートデータは、データ比較回路DCによって その大きさが比較され、これによってデータ比較回路D Cの出力信号DCOが選択的にハイレベルとされる。と

14

の結果、データレジスタDAによって保持されるソート データ (DA) がデータレジスタDBによって保持され るソートデータ(DB)より小さくあるいは等しい値と されるとき、ソートデータ(DA)の入れ換え処理は行 われず、大きい方のソートデータ (DB) がデータレジ スタDAに転送される。

【0044】一方、ソートデータ(DA)がソートデー タ(DB)より大きいとき、小さい方のソートデータ (DB) がアドレスレジスタカウンタCBにより指定さ れるアドレス(CB)つまりはそれまでソートデータ (DA) が格納されていたアドレスに書き込まれ、これ によってソートデータ (DA) 及び (DB) の入れ換え 処理が行われる。このとき、大きい方のソートデータ (DA)は、そのままデータレジスタDAによって保持 され、次のソート処理を待つ。

【0045】第1回目のソート処理を終えたソート機能 付メモリDSFMでは、アドレスレジスタカウンタCB にプラス1回路+1の出力信号が取り込まれ、その保持 内容がカウントアップされる。そして、アドレス比較回 路ACにより、アドレスレジスタカウンタCBの保持内 容(CB)とアドレスレジスタカウンタCAの保持内容 30 すなわちソート終了アドレス (CA) との比較照合が行 われる。この結果、アドレスレジスタカウンタCBの保 持内容(CB)がソート終了アドレス(CA)に達して いない場合、アドレス (CB) +1 すなわち第3のソー トデータの読み出しから上記処理が繰り返される。これ により、最大値のソートデータだけが最後まで残され、 最終的にデータレジスタDAによって保持される。

【0046】次に、アドレスレジスタカウンタCBの保 持内容(CB)がアドレスレジスタカウンタCAの保持 内容すなわちソート終了アドレス (CA) に達すると、 40 データレジスタDAによって保持される最大のソートデ ータ(DA)がソート終了アドレス(CA)に書き込ま れた後、アドレスレジスタカウンタCAにマイナス1回 路-1の出力信号が取り込まれ、その保持内容がカウン トダウンされる。そして、アドレス比較回路ACによ り、アドレスレジスタカウンタCAの保持内容(CA) とソート開始アドレスレジスタFAの保持内容すなわち ソート開始アドレス(FA)との比較照合が行われる。 この結果、アドレスレジスタカウンタCAの保持内容 (CA) がソート開始アドレス (FA) に達していない るアドレス(CB)からその記憶データすなわちソート 50 場合、ソート開始アドレス(FA)が再びアドレスレジ

始アドレスレジスタFAの出力信号をそれぞれ受けるア ドレス比較回路ACを備える。アドレスレジスタカウン タCAの一方の入力端子には、データバスDBUSから データバッファBDを介してソート終了アドレスが供給 され、その他方の入力端子には、マイナス1回路-1の 出力信号が供給される。一方、アドレスレジスタカウン タCBの第1の入力端子には、プラス1回路+1の出力 信号が供給され、その第2の入力端子には、データバス DBUSからデータバッファBDを介してソート開始ア ドレスが、その第3のアドレスには、ソート開始アドレ 10 スレジスタFAの出力信号がそれぞれ供給される。ソー ト開始アドレスレジスタF Aの入力端子には、データバ スDBUSからデータバッファBDを介してソート開始 アドレスが供給される。アドレス比較回路ACの出力信 号ACO1及びACO2は、データ比較回路DCの出力 信号DCOとともに、メモリ制御回路MCに供給され る。

【0040】なお、アドレス比較回路ACの一方の出力 信号ACO1は、アドレスレジスタカウンタCAの保持 内容(CA)とアドレスレジスタカウンタCBの保持内 20 容(CB)とが一致したとき、選択的にハイレベルとさ れる。また、アドレス比較回路ACの他方の出力信号A CO2は、アドレスレジスタカウンタCAの保持内容 (CA)とソート開始アドレスレジスタFAによって保 持されるソート開始アドレス (FA) とが一致したと き、選択的にハイレベルとされる。

【0041】この実施例において、コンピュータを構成 する中央処理装置CPUは、図9に示されるように、ソ ート処理開始に先立って、ソート開始アドレスライトサ イクルを実行し、次にソート終了アドレスライトサイク ルを実行する。そして、ソート処理の種類を指定するた めのソートコマンドライトサイクルを実行し、ソート機 能付メモリDSFMにソート処理を開始させる。この 後、中央処理装置CPUはソート処理から一時的に解放 され、他の処理に移行できる。

【0042】ソート機能付メモリDSFMでは、ソート 開始アドレスライトサイクルの実行を受けて、中央処理 装置CPUから供給されるソート開始アドレスをソート 開始アドレスレジスタFA及びアドレスレジスタカウン タCBの両方に書き込む。また、ソート終了アドレスラ イトサイクルの実行を受けて、中央処理装置CPUから 供給されるソート終了アドレスをアドレスレジスタカウ ンタCAに書き込む。そして、ソートコマンドライトサ イクルの実行を受けて、中央処理装置CPUから供給さ れるソートコマンドを図示されないコントロールレジス タに書き込んだ後、以下のようなソート処理を開始す

【0043】すなわち、ソート機能付メモリDSFMで は、まずアドレスレジスタカウンタCBにより指定され

スタカウンタC Bに取り込まれ、ソート開始アドレスの ソートデータの読み出しから上記処理が繰り返される。 このとき、データレジスタDAに残される最大のソート データは、アドレスレジスタカウンタCAによって指定 されるソート終了アドレスつまりは実際のソート終了ア ドレスからカウントダウンされたアドレスに順次書き込 まれる。

【0047】アドレスレジスタカウンタCAの保持内容 (CA) すなわち実質的なソート終了アドレスがソート 開始アドレス(FA)に達すると、ソート機能付メモリ 10 化できるという効果が得られる。 DSFMは、すべてのソート処理を終了し、中央処理装 置CPUに対して割込み要求を発生する。これにより、 中央処理装置CPUは、実行中であった他の処理を中断 し、割込み処理によってこの割込み要求がソート機能付 メモリDSFMからのものであることを識別し、ソート 終結処理に移行する。

【0048】以上のように、この実施例のソート機能付 メモリDSFMを用いた場合、中央処理装置CPUは、 ソート処理開始に先立って、ソート開始アドレス及びソ ート終了アドレスをそれぞれ指定するためのソート開始 20 アドレスライトサイクル及びソート終了アドレスライト サイクルと、ソート処理の種類及び開始を指定するため のソートコマンドライトサイクルとを実行し、ソート処 理終了時には、ソート機能付メモリDSFMからの割込 み要求を待ってソート終結処理を開始すればよい。した がって、中央処理装置CPUは、ソート機能付メモリD SFMによる一連のソート処理が行われる間ソート処理 から解放され、他の処理を実行できる。この結果、ソー ト処理のためのバスアクセス回数がさらに削減され、ソ ート処理に要する時間が短縮されるとともに、ソート処 30 理にともなう中央処理装置CPU及びシステムバスの専 有時間がさらに短縮され、中央処理装置CPUつまりは コンピュータの処理能力が高められるものとなる。

【0049】以上の複数の実施例に示されるように、と の発明をバブルソート機能を有するコンピュータ等にソ ートデータを格納するためのメモリとして設けられるラ ンダムアクセスメモリ等の半導体記憶装置に適用すると とで、次のような作用効果が得られる。すなわち、

(1) パブルソート機能を有するコンピュータ等にソー トデータを格納するためのメモリとして設けられるラン ダムアクセスメモリ等に、隣接するアドレスから読み出 される二つの記憶データの大きさを比較し、その結果に 従って選択的にこれらを入れ換える機能を持たせること で、ソート処理の対象となる二つのソートデータの読み 出し・比較・入れ換え処理を、ソフトウエアの介在を必 要とすることなくハードウェア的に実行できるという効 果が得られる。

【0050】(2)上記(1)項において、ソート機能 付メモリをnビット構成のm個のソート機能付メモリに 信号をチェーン結合によって下位のソート機能付メモリ に順次伝達することで、m×n ビットのシステムバスに 対応しうるソート機能付メモリを実現することができる という効果が得られる。

(3)上記(1)項及び(2)項において、ソート機能 付メモリに、奇数及び偶数アドレスにそれぞれ対応する 2個のメモリアレイを設け、これらを同時に動作状態と することで、ソート機能付メモリによるソートデータの 読み出し動作を髙速化し、そのソート処理をさらに髙速

(4)上記(1)項ないし(3)項において、ランダム アクセスメモリ等に、アドレスを自律的に生成するアド レスレジスタカウンタを設け、指定されるアドレス領域 に格納される複数の記憶データの大きさを順次二つずつ 比較し選択的に入れ換えて、大きさ順に並び換える機能 を持たせることで、一連のソートデータが格納されるア ドレス領域を指定するだけで、バブルソート方式による ソート処理をハードウエア的に実行できるという効果が 得られる。

【0051】(5)上記(1)項ないし(4)項によ り、ソート処理にともなうコンピュータのバスアクセス 回数を削減し、中央処理装置及びシステムバスの専有時 間を短縮できるという効果が得られる。

(6)上記(1)項ないし(5)項により、バブルソー ト方式によるソート機能を有するコンピュータ等のソー ト処理に要する時間を短縮できるとともに、その処理能 力を髙めることができるという効果が得られる。

【0052】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、この発明は、上記実 施例に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることは言うまでもない。例え ば、図1において、ソート機能付メモリDSFMは、メ インメモリMMの一部として設けてもよい。また、コン ピュータのシステムバスには、他の各種の周辺デバイス を結合できるし、ソート機能付メモリは、中央処理装置 CPUの内部バスに結合してもよい。

【0053】図2において、ソート機能付メモリDSF MのメモリアレイMARYは、複数のサブメモリアレイ に分割することができる。また、ソート処理の対象とな る二つのソートデータが常に隣接するアドレスに格納さ れるものであれば、アドレスレジスタABをアドレスレ ジスタAAの出力を受けるプラス1回路に置き換えても よい。図2及び図3では、比較される二つのソートデー タを毎回もとの二つのアドレスに戻しているが、図8及 び図9の場合と同様に、小さい方のソートデータをアド レスレジスタAAによって指定されるアドレスに書き込 み、大きい方のソートデータをデータレジスタDAに残 すようにしてもよい。

【0054】図6において、ソート機能付メモリDSF より構成し、上位のソート機能付メモリの入れ換え制御 50 M1~DSFM4間で伝達される第1及び第2の入れ換 え制御信号は、任意の組み合わせで用いることができ る。また、ソート機能付メモリDSFMは、データバス DBUSのビット構成に応じて任意数のソート機能付メ モリにより構成することができる。

【0055】各実施例において、ソート機能付メモリD SFMによるソート処理は、例えばソートデータを小さ い順に並び換えるべく行われるものであってもよいし、 二つのソートデータの選択も、例えばソート終了アドレ スからソート開始アドレスに向かって順次行ってもよ い。さらに、各実施例におけるソート機能付メモリDS 10 FMの具体的構成や内部制御信号の組み合わせならびに ソート処理の具体的方法等、種々の実施形態を採りう る。

【0056】以上の説明では、主として本発明者によっ てなされた発明をその背景となった利用分野であるバブ ルソート機能を有するコンピュータ等に含まれるランダ ムアクセスメモリに適用した場合について説明したが、 それに限定されるものではなく、例えば、同様なバブル ソート機能を有する各種のディジタル処理装置に含まれ るものやバブルソート機能を有するソート機能付メモリ 20 として単体で形成されるものにも適用できる。この発明 は、少なくともソート機能を有することが効果的とされ る半導体記憶装置ならびにこのような半導体記憶装置を 含むディジタル装置に広く適用できる。

[0057]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、パブルソート機能を有する コンピュータ等にソートデータを格納するためのメモリ るアドレスから読み出される二つの記憶データの大きさ を比較し、その結果に従って選択的にこれらを入れ換え る機能を持たせるとともに、このランダムアクセスメモ リ等に、アドレスを自律的に生成するアドレスレジスタ カウンタを設け、指定されるアドレス領域に格納される 複数の記憶データの大きさを順次二つずつ比較し選択的 に入れ換えて、大きさ順に並び換える機能を持たせると とで、二つのソートデータが格納されるアドレスを指定 し、あるいは一連のソートデータが格納されるアドレス ア的に実行できるため、ソート処理にともなうコンピュ ータのバスアクセス回数を削減し、中央処理装置及びシ ステムバスの専有時間を短縮できる。この結果、バブル ソート機能を有するコンピュータ等のソート処理時間を 短縮できるとともに、その処理能力を高めることができ る。

18

【図面の簡単な説明】

【図1】この発明が適用されたソート機能付メモリを含 むコンピュータの一実施例を示すシステム構成図であ

【図2】 この発明が適用されたソート機能付メモリの第 1の実施例を示すブロック図である。

【図3】図2のソート機能付メモリにおけるソート処理 の一実施例を示す処理フロー図である。

【図4】図1のコンピュータの一実施例を示すアドレス 割付図である。

【図5】図1のコンピュータにおけるソート処理の一実 施例を示すタイムチャートである。

【図6】この発明が適用されたソート機能付メモリの第 2の実施例を示すブロック図である。

【図7】との発明が適用されたソート機能付メモリの第 3の実施例を示すブロック図である。

【図8】 この発明が適用されたソート機能付メモリの第 4の実施例を示すブロック図である。

【図9】図9のソート機能付メモリにおけるソート処理 の一実施例を示す処理フロー図である。

【符号の説明】

CPU・・・中央処理装置、ABUS・・・アドレスバ ス、DBUS・・・データバス、CBUS・・・コント ロールバス、MM・・・メインメモリ、DSFM・・・ ソート機能付メモリ、IOE・・・入出力装置。MAR Y・・・メモリアレイ、AD・・・アドレスデコーダ、 として設けられるランダムアクセスメモリ等に、隣接す 30 AS・・・アドレスセレクタ、AA~AB・・・・アド レスレジスタ、BA・・・アドレスバッファ、DRWC ・・・データリードライト回路、DA~DB・・・デー タレジスタ、DS・・・データセレクタ、DC・・・デ ータ比較回路、BD・・・データバッファ、MC・・・ メモリ制御回路。SDAT・・・ソートデータ。DSF M1~DSFM4···ソート機能付メモリ。MARY A~MARYB···メモリアレイ、ADA~ADB· ・・アドレスデコーダ、ASA~ASB・・・アドレス セレクタ、DRWCA~DRWCB・・・データリード 領域を指定するだけで、バブルソート処理をハードウエ 40 ライト回路。CA~CB・・・アドレスレジスタカウン タ、+1・・・プラス1回路、-1・・・マイナス1回 路、FA・・・ソート開始アドレスレジスタ、AC・・ ・アドレス比較回路。

【図1】

【図2】

コンピュータシステム構成図






図2 ソート機能付メモリブロック図(実施例1)




【図3】

図3 ソート機能付メモリ処理フロー(実施例1)




[図5]

図5 ソート処理タイムチャート




【図4】




【図6】

図6 ソート機能付メモリブロック図(実施例2)




【図7】

図7 ソート機能付メモリブロック図(実施例3)




【図8】

図8 ソート機能付メモリブロック図(実施例4)



【図9】

図9 ソート機能付メモリ処理フロー(実施例4)



フロントページの続き

(72)発明者 菊池 隆

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内